- Introducción a las especificaciones PCIe 5.0
La especificación PCIe 4.0 se completó en 2017, pero no fue compatible con plataformas de consumo hasta la serie Ryzen 5 3000 de 7 nm de AMD. Anteriormente, solo productos como supercomputación, almacenamiento de alta velocidad empresarial y dispositivos de red utilizaban la tecnología PCIe 4.0. Si bien la tecnología PCIe 4.0 aún no se ha implementado a gran escala, la organización PCI-SIG lleva tiempo desarrollando una versión más rápida, PCIe 5.0. Esta versión duplica la velocidad de señal, pasando de los 16 GT/s actuales a 32 GT/s, y alcanza un ancho de banda de 128 GB/s. La especificación versión 0.9/1.0 ya está completa. El texto de la versión 0.7 del estándar PCIe 6.0 se ha enviado a los miembros, y el desarrollo del estándar avanza según lo previsto. La velocidad de transferencia de PCIe 6.0 se ha incrementado a 64 GT/s, ocho veces superior a la de PCIe 3.0, y el ancho de banda en canales x16 puede superar los 256 GB/s. En otras palabras, la velocidad actual de PCIe 3.0 x8 se alcanza con un solo canal PCIe 6.0. En cuanto a la versión 0.7, PCIe 6.0 ya incorpora la mayoría de las características anunciadas inicialmente, pero aún se busca optimizar el consumo energético.d, y el estándar ha introducido recientemente el equipo de configuración de alimentación L0p. Por supuesto, tras el anuncio en 2021, PCIe 6.0 podría estar disponible comercialmente en 2023 o 2024 como muy pronto. Por ejemplo, PCIe 5.0 se aprobó en 2019, y solo ahora empiezan a aparecer casos de aplicación.
En comparación con las especificaciones estándar anteriores, las especificaciones PCIe 4.0 llegaron relativamente tarde. Las especificaciones PCIe 3.0 se introdujeron en 2010, siete años después de la introducción de PCIe 4.0, por lo que la vida útil de las especificaciones PCIe 4.0 podría ser corta. En particular, algunos fabricantes ya han comenzado a diseñar dispositivos con capa física PCIe 5.0 PHY.
La organización PCI-SIG prevé que ambos estándares coexistirán durante un tiempo. PCIe 5.0 se utiliza principalmente en dispositivos de alto rendimiento con mayores requisitos de ancho de banda, como GPU para IA, dispositivos de red, etc., lo que significa que es más probable que PCIe 5.0 se implemente en centros de datos, redes y entornos de computación de alto rendimiento (HPC). Los dispositivos con menores requisitos de ancho de banda, como los ordenadores de sobremesa, pueden utilizar PCIe 4.0.
Para PCIe 5.0, la velocidad de la señal se ha incrementado de 16 GT/s de PCIe 4.0 a 32 GT/s, utilizando todavía la codificación 128/130, y el ancho de banda x16 se ha incrementado de 64 GB/s a 128 GB/s.
Además de duplicar el ancho de banda, PCIe 5.0 introduce otros cambios, como la modificación del diseño eléctrico para mejorar la integridad de la señal, la retrocompatibilidad con PCIe y más. Asimismo, PCIe 5.0 se ha diseñado con nuevos estándares que reducen la latencia y la atenuación de la señal en largas distancias.
La organización PCI-SIG espera completar la versión 1.0 de la especificación en el primer trimestre de este año. Si bien puede desarrollar estándares, no puede controlar cuándo se lanzan los dispositivos al mercado. Se prevé que los primeros dispositivos PCIe 5.0 debuten este año y que más productos aparezcan en 2020. Sin embargo, la necesidad de mayores velocidades impulsó al organismo de normalización a definir la próxima generación de PCI Express. El objetivo de PCIe 5.0 es aumentar la velocidad del estándar en el menor tiempo posible. Por lo tanto, PCIe 5.0 está diseñado simplemente para aumentar la velocidad del estándar PCIe 4.0 sin otras características nuevas significativas.
Por ejemplo, PCIe 5.0 no admite señales PAM 4 y solo incluye las nuevas características necesarias para que el estándar PCIe admita 32 GT/s en el menor tiempo posible.
desafíos de hardware
El principal desafío para preparar un producto compatible con PCI Express 5.0 radica en la longitud del canal. Cuanto mayor sea la velocidad de la señal, mayor será la frecuencia portadora de la señal transmitida a través de la placa de circuito impreso. Dos tipos de daños físicos limitan la propagación de las señales PCIe:
· 1. Atenuación del canal
· 2. Reflexiones que ocurren en el canal debido a discontinuidades de impedancia en pines, conectores, agujeros pasantes y otras estructuras.
La especificación PCIe 5.0 utiliza canales con una atenuación de -36 dB a 16 GHz. La frecuencia de 16 GHz representa la frecuencia de Nyquist para señales digitales de 32 GT/s. Por ejemplo, al inicio de la señal PCIe 5.0, esta puede tener una tensión pico a pico típica de 800 mV. Sin embargo, tras pasar por el canal recomendado de -36 dB, se pierde cualquier semejanza con un diagrama de ojo abierto. Solo aplicando ecualización en el transmisor (desacentuación) y ecualización en el receptor (una combinación de CTLE y DFE) la señal PCIe 5.0 puede atravesar el canal del sistema y ser interpretada correctamente por el receptor. La altura mínima esperada del diagrama de ojo de una señal PCIe 5.0 es de 10 mV (tras la ecualización). Incluso con un transmisor de baja fluctuación casi perfecto, una atenuación significativa del canal reduce la amplitud de la señal hasta el punto en que cualquier otro tipo de daño a la señal causado por reflexión y diafonía puede ser eliminado para restaurar el diagrama de ojo.
Fecha de publicación: 6 de julio de 2023
