- Introducción a las especificaciones PCIe 5.0
La especificación PCIe 4.0 se completó en 2017, pero no fue compatible con plataformas de consumo hasta la serie Rydragon 3000 de 7 nm de AMD, y anteriormente solo productos como supercomputación, almacenamiento de alta velocidad de clase empresarial y dispositivos de red utilizaban la tecnología PCIe 4.0. Aunque la tecnología PCIe 4.0 aún no se ha aplicado a gran escala, la organización PCI-SIG lleva tiempo desarrollando una versión más rápida, PCIe 5.0, cuya velocidad de señal se ha duplicado de los 16 GT/s actuales a 32 GT/s, con un ancho de banda que puede alcanzar los 128 GB/s, y cuya especificación versión 0.9/1.0 ya está completa. La versión 0.7 del texto del estándar PCIe 6.0 se ha enviado a los miembros, y el desarrollo del estándar avanza según lo previsto. La velocidad de pines de PCIe 6.0 se ha incrementado a 64 GT/s, lo que supone 8 veces la de PCIe 3.0, y el ancho de banda en canales x16 puede superar los 256 GB/s. En otras palabras, la velocidad actual de PCIe 3.0 x8 solo requiere un canal PCIe 6.0 para alcanzarse. En cuanto a la versión 0.7, PCIe 6.0 ha logrado la mayoría de las características anunciadas originalmente, pero el consumo de energía aún puede mejorarse.d, y el estándar ha introducido recientemente el engranaje de configuración de energía L0p. Por supuesto, después del anuncio en 2021, PCIe 6.0 puede estar disponible comercialmente en 2023 o 2024 como muy pronto. Por ejemplo, PCIe 5.0 fue aprobado en 2019, y es solo ahora que hay casos de aplicación.
En comparación con las especificaciones estándar anteriores, las especificaciones PCIe 4.0 llegaron relativamente tarde. Las especificaciones PCIe 3.0 se introdujeron en 2010, siete años después de la introducción de PCIe 4.0, por lo que la vida útil de las especificaciones PCIe 4.0 podría ser corta. En particular, algunos fabricantes ya han comenzado a diseñar dispositivos de capa física PHY PCIe 5.0.
La organización PCI-SIG prevé que ambos estándares coexistan durante algún tiempo. PCIe 5.0 se utiliza principalmente en dispositivos de alto rendimiento con mayores requisitos de ancho de banda, como GPU para IA, dispositivos de red, etc., lo que significa que es más probable que PCIe 5.0 aparezca en centros de datos, redes y entornos de computación de alto rendimiento (HPC). Los dispositivos con menores requisitos de ancho de banda, como los ordenadores de sobremesa, pueden utilizar PCIe 4.0.
Para PCIe 5.0, la velocidad de la señal se ha incrementado de los 16 GT/s de PCIe 4.0 a 32 GT/s, manteniendo la codificación 128/130, y el ancho de banda x16 se ha incrementado de 64 GB/s a 128 GB/s.
Además de duplicar el ancho de banda, PCIe 5.0 introduce otros cambios, como la modificación del diseño eléctrico para mejorar la integridad de la señal, la compatibilidad con versiones anteriores de PCIe y mucho más. Asimismo, PCIe 5.0 se ha diseñado con nuevos estándares que reducen la latencia y la atenuación de la señal en largas distancias.
La organización PCI-SIG espera completar la versión 1.0 de la especificación en el primer trimestre de este año, pero si bien pueden desarrollar estándares, no pueden controlar cuándo se introduce el dispositivo terminal en el mercado. Se espera que los primeros dispositivos PCIe 5.0 debuten este año y que aparezcan más productos en 2020. Sin embargo, la necesidad de velocidades más altas impulsó al organismo de estandarización a definir la próxima generación de PCI Express. El objetivo de PCIe 5.0 es aumentar la velocidad del estándar en el menor tiempo posible. Por lo tanto, PCIe 5.0 está diseñado para simplemente aumentar la velocidad al estándar PCIe 4.0 sin ninguna otra característica nueva significativa.
Por ejemplo, PCIe 5.0 no admite señales PAM 4 y solo incluye las nuevas funciones necesarias para que el estándar PCIe admita 32 GT/s en el menor tiempo posible.
Desafíos de hardware
El principal desafío al preparar un producto compatible con PCI Express 5.0 estará relacionado con la longitud del canal. Cuanto mayor sea la velocidad de la señal, mayor será la frecuencia portadora de la señal transmitida a través de la placa de circuito impreso. Dos tipos de daños físicos limitan el alcance de la propagación de señales PCIe que pueden realizar los ingenieros:
· 1. Atenuación del canal
· 2. Reflexiones que se producen en el canal debido a discontinuidades de impedancia en pines, conectores, orificios pasantes y otras estructuras.
La especificación PCIe 5.0 utiliza canales con una atenuación de -36 dB a 16 GHz. Esta frecuencia representa la frecuencia de Nyquist para señales digitales de 32 GT/s. Por ejemplo, al inicio de la señal PCIe 5.0, puede tener un voltaje pico a pico típico de 800 mV. Sin embargo, tras pasar por el canal recomendado de -36 dB, se pierde cualquier similitud con un diagrama de ojo abierto. Solo mediante la ecualización del transmisor (desacentuación) y la ecualización del receptor (una combinación de CTLE y DFE) la señal PCIe 5.0 puede pasar por el canal del sistema y ser interpretada con precisión por el receptor. La altura mínima esperada del diagrama de ojo de una señal PCIe 5.0 es de 10 mV (después de la ecualización). Incluso con un transmisor de baja fluctuación casi perfecto, una atenuación significativa del canal reduce la amplitud de la señal hasta el punto en que cualquier otro tipo de daño a la señal causado por la reflexión y la diafonía puede suprimirse para restaurar el diagrama de ojo.
Fecha de publicación: 6 de julio de 2023
