- Introducción a las especificaciones PCIe 5.0
La especificación PCIe 4.0 se completó en 2017, pero no fue compatible con las plataformas de consumo hasta la serie Rydragon 3000 de 7 nm de AMD. Anteriormente, solo productos como supercomputación, almacenamiento de alta velocidad de clase empresarial y dispositivos de red utilizaban la tecnología PCIe 4.0. Si bien la tecnología PCIe 4.0 aún no se ha aplicado a gran escala, la organización PCI-SIG lleva tiempo desarrollando una PCIe 5.0 más rápida. La velocidad de la señal se ha duplicado de los 16 GT/s actuales a 32 GT/s, el ancho de banda puede alcanzar los 128 GB/s y se ha completado la especificación de las versiones 0.9/1.0. Se ha enviado a los miembros el texto de la versión v0.7 del estándar PCIe 6.0, y el desarrollo del estándar avanza según lo previsto. La velocidad de pines de PCIe 6.0 se ha incrementado a 64 GT/s, ocho veces superior a la de PCIe 3.0, y el ancho de banda en canales x16 puede superar los 256 GB/s. En otras palabras, la velocidad actual de PCIe 3.0 x8 solo requiere un canal PCIe 6.0 para alcanzarla. En cuanto a la v0.7, PCIe 6.0 ha incorporado la mayoría de las características anunciadas originalmente, pero el consumo de energía ha mejorado aún más.d, y el estándar ha introducido recientemente el mecanismo de configuración de energía L0p. Por supuesto, tras el anuncio en 2021, PCIe 6.0 podría estar disponible comercialmente en 2023 o 2024 como muy pronto. Por ejemplo, PCIe 5.0 se aprobó en 2019, y solo ahora existen casos de aplicación.
En comparación con las especificaciones estándar anteriores, las especificaciones PCIe 4.0 llegaron relativamente tarde. Las especificaciones PCIe 3.0 se introdujeron en 2010, siete años después de la introducción de PCIe 4.0, por lo que su vida útil podría ser corta. En particular, algunos proveedores han comenzado a diseñar dispositivos de capa física PCIe 5.0 PHY.
La organización PCI-SIG prevé que ambos estándares coexistan durante un tiempo, y PCIe 5.0 se utiliza principalmente para dispositivos de alto rendimiento con mayores requisitos de capacidad, como GPU para IA, dispositivos de red, etc., lo que significa que PCIe 5.0 tiene mayor probabilidad de aparecer en centros de datos, redes y entornos de computación de alto rendimiento (HPC). Los dispositivos con menores requisitos de ancho de banda, como los ordenadores de escritorio, pueden utilizar PCIe 4.0.
Para PCIe 5.0, la velocidad de la señal se ha incrementado de 16 GT/s de PCIe 4.0 a 32 GT/s, aún utilizando codificación 128/130, y el ancho de banda x16 se ha incrementado de 64 GB/s a 128 GB/s.
Además de duplicar el ancho de banda, PCIe 5.0 incorpora otros cambios, como la modificación del diseño eléctrico para mejorar la integridad de la señal, la retrocompatibilidad con PCIe y más. Además, PCIe 5.0 se ha diseñado con nuevos estándares que reducen la latencia y la atenuación de la señal a largas distancias.
La organización PCI-SIG espera completar la versión 1.0 de la especificación en el primer trimestre de este año. Si bien puede desarrollar estándares, no puede controlar cuándo se lanzará el dispositivo al mercado. Se espera que los primeros dispositivos PCIe 5.0 se lancen este año y que aparezcan más productos en 2020. Sin embargo, la necesidad de mayores velocidades impulsó al organismo de normalización a definir la próxima generación de PCI Express. El objetivo de PCIe 5.0 es aumentar la velocidad del estándar lo más rápido posible. Por lo tanto, PCIe 5.0 está diseñado simplemente para aumentar la velocidad al estándar PCIe 4.0 sin ninguna otra novedad significativa.
Por ejemplo, PCIe 5.0 no admite señales PAM 4 y solo incluye las nuevas características necesarias para permitir que el estándar PCIe admita 32 GT/s en el menor tiempo posible.
Desafíos del hardware
El principal desafío al preparar un producto para que sea compatible con PCI Express 5.0 radica en la longitud del canal. Cuanto mayor sea la velocidad de la señal, mayor será la frecuencia portadora de la señal transmitida a través de la placa de circuito impreso. Dos tipos de daños físicos limitan la capacidad de los ingenieros para propagar señales PCIe:
· 1. Atenuación del canal
· 2. Reflexiones que se producen en el canal debido a discontinuidades de impedancia en pines, conectores, orificios pasantes y otras estructuras.
La especificación PCIe 5.0 utiliza canales con una atenuación de -36 dB a 16 GHz. Esta frecuencia representa la frecuencia de Nyquist para señales digitales de 32 GT/s. Por ejemplo, al iniciarse la señal PCIe5.0, puede tener un voltaje pico a pico típico de 800 mV. Sin embargo, tras atravesar el canal recomendado de -36 dB, se pierde cualquier similitud con un ojo abierto. Solo aplicando la ecualización basada en el transmisor (desacentuación) y la ecualización del receptor (una combinación de CTLE y DFE), la señal PCIe5.0 puede atravesar el canal del sistema y ser interpretada con precisión por el receptor. La altura mínima esperada del ojo de una señal PCIe 5.0 es de 10 mV (después de la ecualización). Incluso con un transmisor con baja fluctuación de fase casi perfecta, una atenuación significativa del canal reduce la amplitud de la señal hasta el punto de que cualquier otro daño causado por reflexión y diafonía puede subsanarse para restaurar el ojo.
Hora de publicación: 06-jul-2023
