La organización PCI-SIG ha anunciado la publicación oficial de la versión 1.0 del estándar de especificación PCIe 6.0, declarando su finalización.
Siguiendo la convención, la velocidad de ancho de banda continúa duplicándose, hasta 128 GB/s (unidireccional) a x16, y dado que la tecnología PCIe permite el flujo de datos bidireccional full-duplex, el rendimiento bidireccional total es de 256 GB/s. Según lo previsto, habrá ejemplos comerciales entre 12 y 18 meses después de la publicación del estándar, es decir, alrededor de 2023, y deberían implementarse primero en la plataforma de servidores. PCIe 6.0 llegará a finales de año como muy pronto, con un ancho de banda de 256 GB/s.
Volviendo a la tecnología en sí, PCIe 6.0 se considera el cambio más importante en los casi 20 años de historia de PCIe. Siendo sinceros, PCIe 4.0/5.0 es una modificación menor de la versión 3.0, como la codificación de 128 bits/130 bits basada en NRZ (Non-Return-to-Zero).
PCIe 6.0 cambió a la señalización de modulación de amplitud de pulsos PAM4, codificación 1B-1B, una sola señal puede tener cuatro estados de codificación (00/01/10/11), el doble que antes, lo que permite una frecuencia de hasta 30 GHz. Sin embargo, debido a que la señal PAM4 es más frágil que NRZ, está equipada con un mecanismo de corrección de errores hacia adelante (FEC) para corregir errores de señal en el enlace y garantizar la integridad de los datos.
Además de PAM4 y FEC, la última tecnología importante en PCIe 6.0 es el uso de la codificación FLIT (Unidad de Control de Flujo) a nivel lógico. De hecho, PAM4 y FLIT no son tecnologías nuevas; se han aplicado durante mucho tiempo en Ethernet de ultra alta velocidad de 200G+. La razón por la que PAM4 no se ha generalizado es que el costo de la capa física es demasiado elevado.
Además, PCIe 6.0 sigue siendo compatible con versiones anteriores.
PCIe 6.0 continúa duplicando el ancho de banda de E/S a 64 GT/s, como es habitual, lo que se aplica al ancho de banda unidireccional actual de PCIe 6.0 x1 de 8 GB/s, al ancho de banda unidireccional de PCIe 6.0 x16 de 128 GB/s y al ancho de banda bidireccional de PCIe 6.0 x16 de 256 GB/s. Las unidades SSD PCIe 4.0 x4, que se utilizan ampliamente hoy en día, solo necesitarán PCIe 6.0 x1 para lograrlo.
PCIe 6.0 continuará con la codificación de 128 bits/130 bits introducida en la era de PCIe 3.0. Además del CRC original, cabe destacar que el nuevo protocolo de canal también admite la codificación PAM-4 utilizada en Ethernet y GDDR6x, reemplazando a NRZ de PCIe 5.0. Se puede transmitir más datos en un solo canal en el mismo tiempo, e incorpora un mecanismo de corrección de errores de datos de baja latencia, conocido como corrección de errores hacia adelante (FEC), para que el aumento del ancho de banda sea factible y fiable.
Muchos se preguntarán: si el ancho de banda de PCIe 3.0 no se utiliza por completo, ¿para qué sirve PCIe 6.0? Debido al aumento de aplicaciones que consumen grandes cantidades de datos, como la inteligencia artificial, los canales de E/S con velocidades de transmisión más rápidas son cada vez más demandados por los clientes en el mercado profesional. El alto ancho de banda de la tecnología PCIe 6.0 permite aprovechar al máximo el rendimiento de productos que requieren un alto ancho de banda de E/S, como aceleradores, aprendizaje automático y aplicaciones de computación de alto rendimiento (HPC). PCI-SIG también espera beneficiarse del creciente sector automotriz, un nicho clave para los semiconductores. Por ello, el Grupo de Interés Especial de PCI ha creado un nuevo grupo de trabajo sobre tecnología PCIe para centrarse en cómo aumentar la adopción de esta tecnología en la industria automotriz, dado el evidente incremento de la demanda de ancho de banda en el ecosistema. Sin embargo, dado que el microprocesador, la GPU, los dispositivos de E/S y el almacenamiento de datos se conectan al canal de datos, para que un PC sea compatible con la interfaz PCIe 6.0, los fabricantes de placas base deben tener especial cuidado al diseñar el cableado para que pueda gestionar señales de alta velocidad, y los fabricantes de chipsets también deben realizar los preparativos pertinentes. Un portavoz de Intel declinó precisar cuándo se añadirá la compatibilidad con PCIe 6.0 a los dispositivos, pero confirmó que las arquitecturas Alder Lake para consumidores y Sapphire Rapids y Ponte Vecchio para servidores serán compatibles con PCIe 5.0. NVIDIA también declinó indicar la fecha de lanzamiento de PCIe 6.0. Sin embargo, las DPU BlueField-3 para centros de datos ya son compatibles con PCIe 5.0. La especificación PCIe solo define las funciones, el rendimiento y los parámetros que deben implementarse en la capa física, pero no especifica cómo hacerlo. En otras palabras, los fabricantes pueden diseñar la estructura de la capa física de PCIe según sus propias necesidades y condiciones reales para garantizar su funcionalidad. ¡Los fabricantes de cables tienen más margen de maniobra!
Fecha de publicación: 4 de julio de 2023
